資深IC實體設計(APR)工程師

工作摘要

負責 APR Physical Design（P&R），工作範疇包含： - Floorplan、Power Plan 規劃 - Physical Synthesis、Clock Tree Synthesis - Routing、DRC/LVS 驗證至 Tapeout

必備條件

• 1. 熟悉 Synopsys/Cadence backend APR design flow
• 2. 具備從 netlist 到 GDS（PV clean）tapeout 的 APR physical design 實作經驗者佳
• 3. 具備 hierarchical implementation、low power design flow、timing closure、IR drop analysis、crosstalk analysis 經驗
• 4. 有 FinFET 製程經驗者佳

企業文化

NAND Flash 快閃記憶體控制晶片的全球領導廠商，擁有逾 20 年設計開發經驗，支援多家國際記憶體大廠，客戶遍及全球，涵蓋資料中心、個人電腦、智慧型手機、商用與工控等多元市場。