資深IC實體設計(APR)工程師

工作摘要

APR Physical Design（P&R）全流程，涵蓋 floorplan、power plan、physical synthesis、clock tree synthesis、routing、DRC／LVS 直到 tapeout。

必備條件

• 熟悉 Synopsys／Cadence backend APR design flow
• 具 netlist to GDS（PV clean）至 tapeout 實戰經驗者佳
• 具 hierarchical implementation、low power design flow、timing closure、IR drop analysis、crosstalk analysis 經驗
• 具 FinFET 經驗者佳

企業文化

台灣上市半導體 IC 設計大廠，深耕逾 20 年，為全球 NAND Flash 控制晶片領導廠商，產品涵蓋 SSD、eMMC、UFS 等儲存方案，客戶遍及全球主要 NAND 廠與大型資料中心；工程文化重視技術深度，深度參與 FinFET 先進製程。